合成属性の伝搬規則 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 合成 (UG901)

Document ID
UG901
Release Date
2023-11-01
Version
2023.2 日本語

属性を階層に配置するか信号に配置するかの規則は、各属性の説明を参照してください。

通常、属性が階層に設定される場合は、その境界にのみ影響し、その階層内のほかのものには影響しません。たとえば、特定レベルに設定された DONT_TOUCH はそのレベルにのみ適用され、そのレベル内の信号には適用されません。

この規則には例外もあります。これらは DSP_FOLDINGRAM_STYLEROM_STYLESHREG_EXTRACTUSE_DSP です。これらの属性が階層に設定されると、その階層内の信号にも影響します。

注記: Verilog の構文のブロック コメント内に属性が含まれる場合 (/* attr = value */)、属性はそのコメントの後の次の字句に添付されます。コメントが独立した行である場合は、RTL のどんなに下にあっても、次のアイテムに属性が付きます。ファイルの末尾に属性が指定されている場合、その属性はモジュールに添付されます。