連結文での整数処理 - 2023.2 日本語

Verilog 連結文にサイズが指定されていない整数があると、結果が予測不可能になることがあります。整数のサイズが指定されない式を使用すると、次のようになります。

• その式が一時的な信号に代入されます。
• 連結文に一時的な信号が使用されます。

reg [31:0] temp;
assign temp = 4'b1111 % 2;
assign dout = {12/3,temp,din};