遅延タイミング制御文 [#] には、次のような特徴があります。
- シミュレーションにのみ関係します。
- 合成では無視されます。
Vivado シミュレーションの Verilog フォーマットの詳細は、 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。
遅延タイミング制御文 [#] には、次のような特徴があります。
Vivado シミュレーションの Verilog フォーマットの詳細は、 『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。