次のコード例は、64 個の 8 ビット幅エレメントの配列を示します。これらのエレメントは、構造記述の Verilog コードでのみ代入できます。 wire [7:0] mem_array [63:0];