Vivado 合成では、順次 always ブロックがサポートされています。
- always ブロックと次のエッジ トリガー イベント (
posedge
またはnegedge
) を含むセンシティビティ リストを使用して順序回路を記述します。- クロック イベント (必須)
- オプションのセット/リセット イベント (非同期セット/リセット制御ロジックの記述)
- オプションの非同期信号を記述しない場合、always ブロックは次のような構文になります。
always @(posedge CLK) begin <synchronous_part> end
- オプションの非同期信号を記述する場合、always ブロックは次のような構文になります。
always @(posedge CLK or posedge ACTRL1 or à ) begin if (ACTRL1) <$asynchronous part> else <$synchronous_part> end