I/O 制約は次のものに設定します。
- ポート
- ポートに接続されたセルの典型的な制約は次のとおりです。
- I/O 規格
- I/O ロケーション
Vivado Design Suite では、 Design Suite の I/O 制約の多くがサポートされています。次の I/O プロパティのリストには、すべてのプロパティが含まれているわけではありません。
- I/O プロパティの完全リスト、I/O ポートや I/O セルのプロパティの詳細、コードの構文例は、
『Vivado Design Suite: プロパティ リファレンス ガイド』 (UG912) を参照してください。注記: 特に指定されていない限り、すべてのプロパティはポート オブジェクトに適用されます。
- これらのプロパティの適用方法などについては、『7 シリーズ FPGA SelectIO リソース ユーザー ガイド』 (UG471) など、デバイスの SelectIO™ の資料を参照してください。
- DRIVE
- 出力バッファーの駆動電流を mA で指定します。一部の I/O 規格でのみ使用可能です。
- IOSTANDARD
- I/O 規格を設定します。
- SLEW
- デバイス出力のスルー レート (遷移レート) を設定します。
- IN_TERM
- 入力ポートの入力終端抵抗のコンフィギュレーションを設定します。
- DIFF_TERM
-
IBUFDS_DIFF_OUTなどのプリミティブに対して 100 オームの差動終端のオン/オフを切り替えます。 - KEEPER
- トライステート出力または双方向ポートにウィーク ドライバーを適用し、駆動されていない場合に値を保持します。
- PULLTYPE
- トライステート出力または双方向ポートにウィーク Low または High を適用し、フローティングしないようにします。
- DCI_CASCADE
- マスターおよびスレーブ バンクのセットを定義します。DCI 基準電圧は、マスター バンクからスレーブにチェーン接続されます。DCI_CASACDE は IOBANK オブジェクトに設定されます。
- INTERNAL_VREF
- I/O バンクの Vref ピンを解放し、代わりに内部で生成された Vref を使用します。INTERNAL_VREF は IOBANK オブジェクトに設定されます。
- IODELAY_GROUP
- IDELAY および IODELAY セルのセットを IDELAYCTRL とグループにし、デザインの IDELAYCTRL が自動的に複製および配置されるようにします。
- IOB
- フリップフロップをファブリック スライスではなく I/O ロジックに配置するよう試みます。このプロパティは、ポートではなくレジスタに設定する必要があります。重要: IOB の処理方法は、 Design Suite と Vivado Design Suite で異なります。Vivado ツールでは、IOB をポートおよびポートに接続されているレジスタ セルの両方に設定できます。ポートとそのレジスタに競合する値が設定されている場合、レジスタに設定されている値が使用されます。Vivado ツールで使用できる値は、TRUE および FALSE のみです。FORCE は TRUE として処理され、AUTO は無視されます。IOB の TRUE 設定を適用できない場合、 とは異なり、Vivado ツールではエラーではなくクリティカル警告が生成されます。
- IOB_TRI_REG
- AMD UltraScale+™ デバイスの HDIO 用で、HDIO バンクの IOB のトライステート信号を駆動する IOB フリップフロップを、ファブリック スライスではなく、I/O ロジックに配置するよう試みます。このプロパティは、ポートではなくレジスタに設定する必要があります。