オプションで、RLOC_ORIGIN または LOC 制約を使用して、デバイス上に RPM を配置して、そのロケーションを固定できます。Vivado IDE では、これらのプロパティにより RPM の座標の原点 (RPM の左下角) の位置が固定されます。RPM の残りのセルはそれぞれ、相対ロケーション (RLOC) を使用して配置され、原点からオフセットされます。
図 1. RLOC_ORIGIN による RPM の配置
次の例では、RLOC_ORIGIN を使用して固定された階層 RPM を示しています。RLOC 制約は RPM レジスタ セルに割り当てられ、高さ 2 X 幅 3 の配置パターンを作成しています。
Verilog:
(* RLOC = "X0Y0" *) FDC sr0...
(* RLOC = "X1Y0" *) FDC sr1...
(* RLOC = "X2Y0" *) FDC sr2...
(* RLOC = "X0Y1" *) FDC sr3...
(* RLOC = "X1Y1" *) FDC sr4...
(* RLOC = "X2Y1" *) FDC sr5...この RPM を 3 回インスタンシエートし、各セルに RLOC を設定します。
(* RLOC = "X0Y0" *) ffs u0...
(* RLOC = "X3Y2" *) ffs u1...
(* RLOC = "X6Y4" *) ffs u2...
最後に、RLOC_ORIGIN を X74Y15 に設定して u0 セルに割り当てます。配置は、図 1 に示すようになります。次の表は、上の図でハイライトした箇所について説明したものです。
| セル | ハイライト色 |
|---|---|
| u0 | 黄色 |
| u1 | 緑色 |
| u2 | 赤 |
ヒント: RPM ではロジック エレメントの相対配置が指定されますが、インプリメンテーションを反復実行した場合にロジックを接続するのに特定の配線リソースが使用されるとは限りません。
使用される配線の制御については、配線制約を参照してください。