AMD では、この資料に含まれるコンセプトを説明するさまざまなトレーニング コースおよび QuickTake ビデオを提供しています。次のリンクから関連するトレーニング リソースを参照してください。
- トレーニング コース: Vivado Design Suite を使用した FPGA の設計 1
- トレーニング コース: Vivado Design Suite を使用した FPGA の設計 2
- トレーニング コース: Vivado Design Suite を使用した FPGA の設計 3
- トレーニング コース: Vivado Design Suite を使用した FPGA の設計 4
- Vivado Design Suite QuickTake ビデオ チュートリアル
- Vivado Design Suite QuickTake ビデオ: Vivado タイミング制約ウィザードの使用
- Vivado Design Suite QuickTake ビデオ: アドバンス クロック制約と解析
- Vivado Design Suite QuickTake ビデオ: 入力遅延設定
- Vivado Design Suite QuickTake ビデオ: 出力遅延設定
- Vivado Design Suite QuickTake ビデオ: UCF 制約の XDC への変換