出力遅延 - 2023.2 日本語

set_output_delay コマンドは、出力ポートの出力パス遅延をデザインのインターフェイスのクロック エッジに対して指定します。

アプリケーション ボードでは、この遅延は次のものの位相差を表します。

1. FPGA の出力パッケージ ピンからボードを介して別のデバイスに伝搬されるデータ
2. 相対基準ボード クロック

出力遅延は、FPGA 外部のクロックおよびデータの相対位相によって、正または負の値になります。