配置制約の例 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 制約の使用 (UG903)

Document ID
UG903
Release Date
2023-11-01
Version
2023.2 日本語

配置制約の例 1

次の例では、ブロック RAM を RAMB18_X0Y10 に配置し、その位置に固定しています。

% set_property LOC RAMB18_X0Y10 [get_cells u_ctrl0/ram0]

配置制約の例 2

次の例では、LUT をスライスの C5LUT BEL に配置し、その BEL 割り当てを固定しています。

% set_property BEL C5LUT [get_cells u_ctrl0/lut0]

配置制約の例 3

次の例では、入力遅延を短くするため入力バス レジスタを ILOGIC セルに配置しています。

% set_property IOB TRUE [get_cells mData_reg*]

配置制約の例 4

次の例では、2 つの小型の LUT を、O5 および O6 出力の両方を使用する 1 つの LUT6_2 にまとめています。

% set_property LUTNM L0 [get_cells {u_ctrl0/dmux0 u_ctrl0/dmux1}]

配置制約の例 5

次の例では、ブロック RAM の最初の列が使用されないようにしています。

% set_property PROHIBIT TRUE [get_sites {RAMB18_X0Y* RAMB36_X0Y*}]

配置制約の例 6

次の例では、配置でクロック領域 X0Y0 が使用されないようにしています。

% set_property PROHIBIT TRUE [get_sites -of [get_clock_regions X0Y0]]

配置制約の例 7

次の例では、SLR0 が使用されないようにしています。

% set_property PROHIBIT TRUE [get_sites -of [get_slrs SLR0]]
重要: 1 つのセルに BEL と LOC の両方のプロパティを割り当てる場合、まず BEL を割り当ててから、LOC を割り当てる必要があります。