フロアプラン中には、デザインが関連ロジックのクラスターに分割され、最初の位置が I/O およびクロッキング リソースの配置に基づいて選択されます。Pblock 制約は、IS_SOFT プロパティが True に設定されている場合でも、この段階ではハードとして扱われます。SSI デバイスをターゲットにする際は、デザインが別々の SLR にも分割され、SLR クロッシングとそれに関連する遅延ペナルティが最小限に抑えられるようになっています。ソフト SLR フロアプラン制約を使用すると、このフェーズ中のロジック パーティションがガイドされます。ソフト SLR フロアプラン制約の詳細は、 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) を参照してください。