ブロック RAM イネーブルを最適化すると、消費電力最適化されたブロック RAM に関連するクリティカル パスのタイミングを向上できます。
配置前のブロック RAM 消費電力最適化では、ダイナミック消費電力を削減するために、ブロック RAM の読み出しおよび書き込みイネーブル入力を駆動するロジックが再構築されます。配置後、再構築されたロジックがタイミング クリティカルになる可能性があります。ブロック RAM イネーブルの最適化を実行すると、イネーブル ロジックの最適化が元に戻され、クリティカルなイネーブル ロジック パスのスラックが向上します。