中間配線結果 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: インプリメンテーション (UG904)

Document ID
UG904
Release Date
2023-11-01
Version
2023.2 日本語

配線を完了できない場合でも、配線処理は続行し、デバッグに使用できるようにできるだけ完成に近いデザインが生成されます。配線が完了しない場合、手動の変更が必要な場合があります。

report_route_status コマンドを使用すると、配線エラーのあるネットがレポートされます。詳細は、 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) の「配線」セクションを参照してください。

配線では、最終段階で配線の密集がレポートされます。密集の最も多い領域が方向 (北、東、南、西) 別にリストされ、各領域ごとに、配線タイルの寸法、配線使用率 (Max Cong)、および境界ボックスの座標 (左下から右上) が表示されます。INT_xxx の数値は、[Device] ウィンドウで [Routing Resources] をオンにしたときに表示されるインターコネクト配線タイルの座標です。

表 1. 配線中のデザイン解析で使用されるコマンド
コマンド 機能
report_route_status ネットの配線ステータスをレポートします。
report_timing パスの終点解析を実行します。
report_design_analysis 密集エリアに関する情報をレポートします。

Tcl レポート コマンドおよびそのオプションの詳細な説明は、 『Vivado Design Suite Tcl コマンド リファレンス ガイド』 (UG835) を参照してください。