[Global Clock Resources] 表 - 2023.2 日本語

Vivado Design Suite ユーザーガイド: デザイン解析およびクロージャテクニック (UG906)

Document ID: UG906
Release Date: 2023-10-19
Version: 2023.2 日本語

[Global Clock Resources] 表には、次の図に示すように、各クロックネットの重要な制約および配置情報のサマリがレポートされます。

図 1. クロック使用量レポート: [Global Clock Resources] 表

次の表に、[Global Clock Resources] の各列の説明を示します。

表 1. [Global Clock Resources] 表の詳細
列	説明
Global Id	グローバルクロックネット ID
Source Id	クロックバッファーに接続されているクロック生成プリミティブの ID
Driver Type/Pin	クロックネットに接続されているプリミティブピン
Constraint	クロックバッファーに適用されている最優先のユーザー物理制約。優先ルールは次のとおりです。 `LOC` `CLOCK_REGION`* `PBLOCK` * 7 シリーズには適用されません。
Site	ユーザーまたは Vivado インプリメンテーションツールにより設定されたクロックバッファーのロケーション。
Clock Region	バッファーが配置されているデバイスクロック領域。 7 シリーズには適用されません。
Root	クロックネット `CLOCK_ROOT` のあるクロック領域。 7 シリーズには適用されません。
Clock Delay Group	AMD Vivado™ インプリメンテーションツールによる配線一致を強制するため、ユーザーが指定したクロックネットのグループ名。 7 シリーズには適用されません。
Load Clock Region	クロックネットロードのあるクロック領域の数。
Clock Loads	クロックピンロードを介して接続されているセルの数。
Non-Clock Loads	FDCE/CE など、クロックピン以外のロードの数。
Clock Period	クロックネットで伝搬されるタイミングクロックの周期 (ns)。同じクロックネットで複数のクロックが伝搬される場合は、最小のクロック周波数がレポートされます。
Clock	クロックネットで伝搬されるタイミングクロック名。複数のクロックが同じクロックネットで伝搬される場合は、「Multiple」とレポートされます。
Driver Pin	クロックネットドライバーネットの論理名。
Net	クロックドライバーピンに接続されているクロックネットセグメントの論理名。