[Report Clock Network] コマンドは、次の方法で実行できます。
- AMD Vivado™ IDE の Flow Navigator から
- 次の Tcl コマンドを実行
report_clock_networks -name {network_1}
[Report Clock Networks] を実行すると、デザインのクロックがツリー形式で表示されます。次の図を参照してください。各クロック ツリーにはソースから終点までのクロック ネットワークが示され、終点のタイプ別に並べられます。
図 1. Clock Networks
クロック ツリーには、次の特徴があります。
- ユーザー定義またはツールで自動的に生成されたクロックを表示。
- I/O ポートからロードまでのクロックをレポート。注記: 完全なツリーの詳細は GUI のレポートでのみ表示されます。このレポートのテキスト版には、クロック ルートの名前のみが表示されます。
- BUFG を駆動する BUFG の検索に使用可能。
- クロックでないロードを駆動するクロックを表示。
デザインで定義されている各プライマリ クロックおよび生成クロックを含むフォルダーが表示されます。制約が適用されていないクロック ルートは、別のフォルダーに表示されます。
ツールバーの [Filter Ports]、[Filter Net]、[Filter Cell]、[Filter Input Pins]、[Filter Output Pins] ボタンを使用して、クロック ツリーに表示される情報を限定できます。フィルター オプションは、
アイコンをクリックすると確認できます。
図 2. [Clock Networks] ウィンドウのフィルター
クロック パスの回路図を表示するには、次の手順に従います。
- ツリーでオブジェクトを右クリックします。
- Trace to Source をクリックします。