パルス幅チェック - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 日本語

パルス幅チェックは、信号がデバイス内で伝搬され、ハードウェア プリミティブに到達したときの波形に対して実行されるルール チェックです。これらは通常、プリミティブ内の回路により決定される機能制限に対応します。たとえば、DSP クロック ピンに対する最小周期チェックは、DSP インスタンスを駆動するクロックが内部 DSP で許容される周波数を超える周波数で動作していないことを確認します。

パルス幅チェックは、合成またはインプリメンテーションには影響しません。これらのチェックは、Vivado Design Suite で提供されるその他のデザイン ルール チェックと同様、ビットストリームの生成前に一度実行する必要があります。

パルス幅違反が発生した場合は、クロック定義が不適切であるか (パルス幅および周期チェック)、大きなスキューを発生させるクロック トポロジ (max_skew チェック) が原因です。ターゲット デバイスの AMD FPGA データシートを参照して、違反が発生したプリミティブの動作範囲を理解する必要があります。スキュー違反が発生した場合は、クロック ツリーを簡略化するか、クロック リソースを違反の発生したピンの近くに配置します。