特定のロジックをデバイス サイトに固定 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 日本語

すべての I/O ポートを AMD 7 シリーズ FPGA デザインに配置するなど、セルを FPGA の特定のロケーションに配置できます。AMD では、タイミング クロージャを試みる前に I/O を配置することをお勧めします。

I/O の配置は、FPGA ファブリックでのセルの配置に影響します。ほかのセルをファブリックに手動で配置すると、クロック ロジックおよびマクロの配置がより一貫したものになります。

表 1. ロジックの配置に使用する制約
制約 使用法 注記
LOC ゲートまたはマクロを特定のサイトに配置します。 SLICE サイトには、BEL サイトと呼ばれるサブサイトがあります。
BEL スライスのサブサイトを基本エレメントに使用するよう指定します。