次の図に示す組み合わせロジックの例では、LUT3 で示されるロジック ファンクションが clk_a
からの CDC と clk_b
シンクロナイザーの間に配置されています。
図 1. 組み合わせロジックの例
この構造は、組み合わせロジックの出力でグリッチが発生する可能性があり、このグリッチはシンクロナイザーに取り込まれてデザインの残りの部分に伝搬されるので、通常推奨されません。
次の図に示す組み合わせロジックの例では、LUT3 で示されるロジック ファンクションが clk_a
からの CDC と clk_b
シンクロナイザーの間に配置されています。
この構造は、組み合わせロジックの出力でグリッチが発生する可能性があり、このグリッチはシンクロナイザーに取り込まれてデザインの残りの部分に伝搬されるので、通常推奨されません。