DSP - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化 (UG907)

Document ID
UG907
Release Date
2023-10-18
Version
2023.2 日本語

AMD Versal™ アダプティブ SoC DSP ブロックは、前世代の DSP ブロックとは異なり、複素乗算器および浮動小数点乗加算器としてインプリメントできます。前世代の DSP ブロックと同様に、さまざまな演算およびロジック ファンクションをインプリメントできます。消費電力レポートの [DSP Mode] にレポートされる DSP 動作は、次のとおりです。詳細は、 『Versal アダプティブ SoC DSP エンジン アーキテクチャ マニュアル』 (AM004) を参照してください。

INT24
レガシ モードは、前世代の DSP48 と互換性があります。INT24 は、DSP ブロックが 27x24 符号付き固定小数点乗算器として設定されていることを示します。
INT8
この設定では、DSP58 でベクター固定小数点 ALU モードが使用されます。このモードは、累算または後置加算オプションを使用して 3 要素 9x8 ベクター ドット積を計算するために使用されます。
CINT18
2 つの隣接する DSP58 ブロックに 18 ビット複素乗算器をインプリメントするよう設定します。
FP32
DSPFP32 プリミティブが浮動小数点乗加算器として使用されます。このモードは、累算または後置加算オプションを使用する FP32 単精度または FP16 半精度に使用されます。
注記: DSP58 ブロックのアーキテクチャの改善点を最大限に活用するため、既存のデザインを DSP58 を使用するよう変更することをお勧めします。
ヒント: DSP 出力のトグル レートは、データ入力のトグル レートとあまり変わりません。これは主に、特定の DSP 演算 (Multiply-Only、Multiply-Add、Multiply-Accumulate) と各種 DSP モード (INT24、INT8、CINT18、FP32) に左右されます。

下図は DSP プリミティブの report_power の結果です。

図 1. [Power] ウィンドウの [DSP] ビュー