ブロック RAM がカスケード接続される場合、一度にアクティブにできるブロック RAM は 1 つのみなので、残りのブロック RAM はアドレスおよび既存のイネーブル条件に基づいてディスエーブルにできます。そうすると消費電力を大幅に削減できます。これらの最適化は、AMD Vivado™ Design Suite の opt_design 段階でデフォルトで実行されます。
Versal ブロック RAM の消費電力最適化は、次の 2 タイプの最適化のみです。
- 書き込みモード最適化
- 次のクロック サイクルで出力が消費されない場合は、WRITE_MODE を NO_CHANGE に変更します。
- 構造最適化
- 書き込み専用ポートの EN と WE を入れ替えて、イネーブル時間を短縮します。