AMD Vivado™ デザイン ツールでは、さまざまな消費電力最適化が提供されており、デザインのダイナミック消費電力を最大 30% 削減できます。これらの最適化では、ASIC で使用されるクロック ゲーティング手法が使用され、デザインの出力に影響しない部分や、そのクロック サイクルでステートのアップデートが不要な部分のアクティビティを最小限に抑えることができます。これらの最適化は、デザイン全体に適用するか、選択した部分のみに適用できます。
デバイスのダイナミック消費電力は、デザインのさまざまなノードにおけるクロック周波数 (f)、ノード容量 (C)、デバイスの動作電圧 (V)、およびアクティビティ (α) から算出されます。ほとんどのデザインでは、上記のパラメーターの一部はデバイス テクノロジ (電圧など) またはデザイン要件 (動作周波数など) により決定されますが、デザイン内のノードにはデバイスの出力には影響しないのにトグルし続けるものもあり、無駄なダイナミック消費電力が発生する原因となっています。このようなノードは、デバイスのクロック イネーブル (CE) を使用してゲーティングできます。これをコード記述で達成することも可能ですが、デザインにはほかのソースからの IP が含まれていたり、このような詳細なゲーティングを設定するには多大な労力を要するので、この手法が使用されることはほとんどありません。Vivado では、このような消費電力の最適化を自動的に実行でき、最小限の労力で最大限の消費電力削減を達成できます。
Vivado は、レガシ IP ブロックおよびサードパーティ IP ブロックを含め、デザイン全体を解析します。各クロック サイクルの結果に影響しないソース レジスタの出力ロジックを特定し、細粒度クロック ゲーティングまたはロジック ゲーティング信号を作成して、不要なスイッチイング アクティビティを除去します。
クロック ゲーティングによる最適化では、シンプル デュアル ポート モードまたは完全なデュアル ポート モード両方の専用ブロック RAM の消費電力も削減されます。これらのブロックには、アレイ イネーブル、ライト イネーブル、および出力レジスタのクロック イネーブルなどのイネーブル信号があります。節約される消費電力のほとんどはアレイ イネーブルの使用によるもので、データが書き込まれず、出力が使用されないときに、消費電力を削減する機能がインプリメントされます。
AMDのクロック ゲーティング最適化では、追加のゲーティング ロジックが作成され、ユーザー ロジックが変更されることはないので、デザインの機能は常に保持されます。ただし、この最適化によって、特にこの最適化がクリティカル パスに使用された場合などは、タイミングが影響が出ることがあります。