消費電力最適化後のタイミングの保持 - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: 消費電力解析および最適化 (UG907)

Document ID
UG907
Release Date
2023-10-18
Version
2023.2 日本語

消費電力最適化では、消費電力を最大限に削減しながら、タイミングへの影響は最小限に抑えます。消費電力最適化によりタイミングが悪化した場合は、この影響を補正するための手法を使用できます。

可能な場合、タイミング クリティカルでないクロック ドメインまたはモジュールを特定し、set_power_opt XDC コマンドを使用してそれらのみに消費電力最適化を適用します。最もクリティカルなクロック ドメインがデザインの大部分を占めている場合や、電力の大部分を消費している場合は、クリティカル パス上のセルが消費電力最適化で削除されていないかを確認します。
注記: 消費電力最適化で最適化されたオブジェクトには、IS_CLOCK_GATED プロパティが設定されます。これらのセルを消費電力最適化から除外します。クロック ゲーティングが適用されたセルを検索するには、次の Tcl コマンドを使用します。
get_cells -hier -filter {IS_CLOCK_GATED==1}

[Find] ダイアログ ボックスを使用して、これらのセルを検索できます。

図 1. 消費電力最適化されたセルの検索

より簡単な方法は、ブロック RAM への消費電力最適化を制限することです。これによりタイミングへの影響は最小限に抑えられますが、その効果はデザインで使用されているブロック RAM の数や、ブロック RAM がどのようにゲーティングされているかによります。ブロック RAM への消費電力最適化を制限するには、opt_design または power_opt_design コマンドを実行する前に set_power_opt -cell_types {bram} コマンドを実行します。