シミュレーション結果 (SAIF ファイル)
AMD Vivado™ の消費電力レポートを生成する際、デザイン データベース内のネットでシミュレーション結果のネットリスト内の名前と一致するものにはシミュレーションの値が適用されます。シミュレーション結果のネットリストは SAIF (Switching Activity Interchange Format) ファイルです。Vivado で一致したネットにスイッチング アクティビティとスタティック確率が適用され、デザインの消費電力が算出されます。シミュレーション結果は、合成前または配置配線前のデザイン フロー早期に生成することが可能です。この場合は、シミュレーション結果からモジュールの I/O ポートのアクティビティのみを取り込んで、ベクターレス エンジンで内部ノードのアクティビティが供給されるようにする方が適切です。論理シミュレーションでは、グリッチ アクティビティはキャプチャされません。また、インプリメンテーション中のロジック変換 (最適化、複製、ゲーティング、リタイミングなど) のため、デザインとシミュレーション ネットリスト間で一部のノードを一致させることができませんが、ほとんどのプライマリ ポートおよび制御信号は一致するので、一致したノードに対しては現実的なアクティビティが提供されます。デザインの一致していない部分にはベクターレス エンジンによりアクティビティが伝搬されるので、消費電力解析の精度が上がります。次のタイプのシミュレーション結果を使用してください。
- シミュレーションへのテスト ベクターおよび入力が、デザインの典型的な動作または意図した動作を表していることを確認します。エラー処理およびコーナー ケース (まれにしか発生しない状況) のシミュレーションでは、ロジックには通常動作と同じようにはスティミュラスが入力されません。
- ビヘイビアー シミュレーション結果よりもインプリメンテーション後のシミュレーション結果を使用します。フル タイミング シミュレーションの方が、SAIF 結果にタイミング グリッチ情報が含まれるので、より正確です。
重要: 指定した SAIF ファイルと一致しないデザイン ネットのアクティビティは、ベクターレス解析およびデフォルトのスイッチング レートを使用して計算されます。これにより消費電力レポートのトグル レートが異なり、最終的に XPE または PDM にも反映されます。タイミング シミュレーションがサポートされるのは Verilog だけなので、VHDL で生成された .saif ファイルを使用することはお勧めしません。
重要: 消費電力解析用の SAIF ファイルを Vivado シミュレータで生成するには、
『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) を参照してください。AMD Vivado™ Design Suite 内で Mentor Graphics 社の ModelSim シミュレータを使用して SAIF ファイルを生成して消費電力を解析する場合は、 アンサー 53544 を参照してください。フル タイミング シミュレーションには、
write_sdf コマンドを使用してデザイン タイミング シミュレーション情報 (SDF) ファイルを生成し、シミュレーション実行中にアノテートします。