- デザインにまだブロック デザインが含まれていない場合は、Flow Navigator の IP インテグレーター カテゴリにある Create Block Design をクリックして、ブロック デザインを作成します。
- 新しい IP を IP インテグレーターのキャンバスに追加するには、+ をクリックして
cips
と入力して CIPS IP を検索します。見つかったらダブルクリックして、IP インテグレーター キャンバスに追加します。
- 追加すると、ツールバーの一番上の方に緑のバーが表示され、設計アシスタンスが使用できるようになります。追加オプションを設定する必要がない限り、ブロック オートメーションを実行する必要はありません。
- ボタンをクリックしてブロック デザインを検証してから、保存ボタンをクリックしてブロック デザインを保存します。
- Project Manager に戻ってブロック デザインの HDL ラッパーを生成するには、新しく作成されたブロック デザインを右クリックして Create HDL Wrapper をクリックします。
- 作成したら、このブロック デザインがデザインの一部としてインスタンシエートされます。
- ネットリスト挿入デバッグ プローブ フロー、HDL インスタンシエーション デバッグ プローブ フロー、または IP インテグレーター デバッグ フローのいずれかを選択します。デザインにデバッグ コアが含まれている場合、
opt_design
の実行中に AXI4 Debug Hub がネットリストに自動的に追加され、デバッグ コアが自動的に接続されます。注記: このブロック デザインには、I/O を必要とするその他の IP が追加されない限り、デフォルトでは入力または出力ポートが付いていません。
注記: ほとんどのアプリケーションでは、インスタンシエートされたデバッグ コアを AXI4 Debug Hub に手動で接続する必要はありません。
opt_design
の実行中、AXI4 Debug Hub と NoC のインスタンスがネットリストに挿入され、デバッグ コア、デバッグ ハブ、CIPS コア間の接続が自動的につなげられます。注記: CIPS コアを使用したデザイン作成、シミュレーション、デバッグについては、
『Control Interfaces and Processing System LogiCOREIP 製品ガイド』 (PG352) を参照してください。