ILA クロス トリガー機能は、ILA コア間および ILA コアとプロセッサ (AMD Zynq™ 7000 SoC など) 間のクロス トリガーを可能にします。この機能は、異なるクロック ドメインにある 2 つの ILA コアをトリガーする場合や、プロセッサと ILA コアの間でハードウェア/ソフトウェア クロス トリガーを実行する場合に有益です。
クロス トリガー機能を使用するには、コア生成時に、ILA コアに専用トリガー入力ポート (TRIG_IN および TRIG_IN_ACK) と専用トリガー出力ポート (TRIG_OUT および TRIG_OUT_ACK) を設定する必要があります。ILA トリガー入力または出力信号を使用する場合は、HDL インスタンシエーション方法を使用して ILA をデザインに追加する必要があります。
TRIG_OUT_ACK 信号は、TRIG_OUT が正しく受信されたことを ILA コア (別の ILA、ユーザー デザイン、またはプロセッサ) に通知し、個の信号が受信されると ILA の TRIG_OUT 信号が Low になります。
TRIG_OUT は、TRIG_OUT_ACK が受信されるまで High に保持されます。TRIG_OUT_ACK 信号を Low に接続した場合は、TRIG_OUT はユーザーが ILA をトリガー待機状態にするまで High に保持され、ILA がトリガー待機状態になると Low になります。TRIG_OUT_ACK が Low に接続されている場合、ユーザーが ILA をトリガー待機状態にできます。
次の図に、ILA2 が ILA1 にクロス トリガーされる一般的なクロス トリガー セットアップを示します。ILA2 の TRIG_OUT 信号は、ILA1 の TRIG_IN 信号に接続されます。ILA1 の TRIG_IN_ACK 信号は、ILA2 の TRIG_OUT_ACK 信号に接続されます。
(ILA 2) trig_out -> (ILA 1) trig_in
(ILA 1) trig_in_ack -> (ILA 2) trig_out_ack 
-
trig_inポートを駆動するロジックは、ILA の clk に同期すると想定しています。 -
trig_in_ackがアサートされてからtrig_in信号がアサートされるまでに 1 clk サイクルかかります。 -
trig_outがアサートされてトリガー条件が満たされからtrig_in信号がアサートされるまでに 9 clk サイクルかかります。 -
trig_in_ackおよびtrig_out_ack信号は、トリガー信号がディアサートされると Low になります。
FPGA ファブリックと Zynq 7000 SoC プロセッサの間でクロス トリガー機能を使用した詳細なチュートリアルは、 『Vivado Design Suite チュートリアル: エンベデッド プロセッサ ハードウェア デザイン』 (UG940) を参照してください。