IP インテグレーターでのデバッグ フロー - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ (UG908)

Document ID
UG908
Release Date
2023-10-19
Version
2023.2 日本語
Vivado IP インテグレーターの System ILA IP を使用すると、FPGA またはアダプティブ SoC デバイス上でインプリメント後のデザインのインシステム デバッグを実行できます。IP インテグレーター ブロック デザインでインターフェイスおよび信号を監視する必要がある場合は、この機能を使用します。この機能を使用すると、Vivado ハードウェア マネージャーで AXI 読み出しおよび書き込みトランザクションだけでなく、AXI 読み出しおよび書き込み、データ、アドレス チャネル イベントをデバッグできます。
注記: Versal デバイスでは、ILA コアを使用するとすべての System ILA 機能がサポートされるようになりました。これは、[ILA Input Type] を Net Probes から Interface Monitor に変更すると選択できます。

ブロック デザインでインターフェイスおよびネットをデバッグする手順は、 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994)このセクションを参照してください。