重要: In-System IBERT コアは、UltraScale および UltraScale+ デバイス ファミリでのみサポートされます。Versal デバイス ファミリでは、In-System IBERT 機能が Versal IBERT に統合されているため、サポートされません。
In-System IBERT IP では UltraScale および UltraScale+ トランシーバーの 2D のアイスキャンを Vivado Serial IO Analyzer を使用して実行できます。デザインからのデータを使用し、リアル タイムでトランシーバーのアイスキャンを出力しつつ、システムのほかの部分とも通信します。この IP は、デザインのユーザー ロジック、またはAMD トランシーバー ベースの IP (GT ウィザードや Aurora) と通信できます。
インシステム シリアル I/O デバッグ フローには、次の 3 つの段階があります。
- In-System IBERT コアの生成: ハードウェア高速シリアル I/O 要件を最適に満たす In-System IBERT コアをカスタマイズおよび生成します。
- 統合: IP インスタンシエートし、それをデザインにインテグレートします。
- シリアル I/O 解析: シリアル I/O 解析: デザインに含まれる In-System IBERT IP にアクセスし、高速シリアル I/O リンクの問題をデバッグおよび検証します。
In-System IBERT コア生成段階と統合段階の詳細は、この章の残りの部分を参照してください。シリアル I/O 解析の詳細は、「ハードウェアでのシリアル I/O デザインのデバッグ」を参照してください。