注記: JTAG-to-AXI Master は、Versal アダプティブ SoC デバイスではサポートされません。これは、Debug Packet Controller (DPC) と組み合わせてビルトイン CIPS AXI Master インターフェイスを使用すると、IP を追加しなくても AXI トランザクションを生成できるためです。
JTAG-to-AXI Master デバッグ機能は、ハードウェアで動作中のさまざまな AXI4 および AXI4-Lite スレーブ コアと通信する AXI トランザクションを生成するために使用されます。AMD では、AXI トランザクションを生成し、実行時に FPGA 内部で AXI 信号をデバッグおよび駆動するためにこのコアを使用することをお勧めします。このコアは、プロセッサのないデザインででも使用できます。
このコアは IP カタログの Debug カテゴリに含まれます。JTAG-to-AXI Master コアの詳細およびその Vivado Design Suite での使用方法は、「ハードウェアでのロジック デザインのデバッグ」を参照してください。JTAG-to-AXI IP コアの詳細は、 『JTAG to AXI Master LogiCORE IP 製品ガイド』 (PG174) を参照してください。