シリアル I/O ハードウェア デバッグ フロー - 2023.2 日本語

AMD Vivado™ IDE では、AMDの高速ギガビット トランシーバー (GT) テクノロジを使用するシステムをデバッグおよび検証するためのデザインを簡単に生成できます。インシステム シリアル I/O デバッグ フローには、次の 3 つの段階があります。

1. IBERT コア生成: ハードウェア高速シリアル I/O 要件を最適に満たす IBERT コアをカスタマイズおよび生成します。
2. IBERT サンプル デザインの生成およびインプリメンテーション: 生成した IBERT コアのサンプル デザインを生成します。
3. シリアル I/O 解析: デザインに含まれる IBERT IP にアクセスし、高速シリアル I/O リンクの問題をデバッグおよび検証します。

この章では、最初の 2 つの段階について説明します。3 段階目については、「ハードウェアでのシリアル I/O デザインのデバッグ」を参照してください。