FPGA またはアダプティブ SoC デザインのデバッグは複数の手順の繰り返しプロセスです。複雑な問題を解決しようとする場合と同じように、FPGA またはアダプティブ SoC デザインのデバッグ プロセスは、デザイン全体を一度に動作させるのではなく、デザインを小さなセクションに分け、一度につき 1 セクションを動作させ、そこを重点的にデバッグするのが最善です。1 回に 1 モジュールを追加しながらデザイン フローを反復し、デザイン全体の中でそれを正しく機能させるようにするのが、実績のあるデザインおよびデバッグ手法の 1 つです。このデザインとデバッグ手法は、次のデザイン フロー段階のどの組み合わせででも使用できます。
- RTL レベルのデザイン シミュレーション
- インプリメンテーション後のデザイン シミュレーション
- インシステム デバッグ