Dynamic Function eXchange デザイン チェックリスト (7 シリーズ デバイス) - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange (UG909)

Document ID
UG909
Release Date
2023-11-15
Version
2023.2 日本語

Dynamic Function eXchange を使用する 7 シリーズ FPGA デザインでは、AMDでは次の事項を推奨します。

クロッキング ネットワーク

グローバル クロック バッファー、リージョナル クロック バッファー、またはクロック調整ブロック (MMCM、PLL) を使用していますか。

これらのブロックは、スタティック ロジックに配置する必要があります。

詳細は、リコンフィギャラブル モジュール内のデザイン エレメント を参照してください。グローバル クロックのインプリメンテーションの詳細は、グローバル クロックの規則 を参照してください。

コンフィギュレーション機能ブロック

デバイス機能ブロック (BSCAN、CAPTURE、DCIRESET、FRAME_ECC、ICAP、STARTUP、USR_ACCESS) を使用していますか。

これらの機能ブロックは、スタティック ロジックに配置する必要があります。

詳細は、リコンフィギャラブル モジュール内のデザイン エレメント を参照してください。

高速トランシーバー ブロック

デザインに高速トランシーバーが含まれていますか。

高速トランシーバーは、スタティック ロジックに配置する必要があります。

特定の要件は、高速トランシーバーの使用 を参照してください。

System Generator DSP コア、HLS コア、または IP インテグレーター ブロック図

Dynamic Function eXchange デザインで System Generator DSP コア、HLS コア、または IP インテグレーター ブロック図を使用していますか。

Dynamic Function eXchange の基本的な要件を満たしていれば、どのタイプのソースでも使用できます。System Generator、HLS、Vivado IP インテグレーターなどのツールで処理されたコードは最終的に合成されます。結果のデザイン チェックポイントまたはネットリストを RP に含めることができるようにするには、リコンフィギャラブル エレメント (CLB、ブロック RAM、DSP) のみで構成されるようにする必要があります。

I/O のリコンフィギャラブル パーティションへの配置

RM に I/O が含まれていますか。

I/O はすべて、スタティック ロジックに配置する必要があります。

詳細は、リコンフィギャラブル モジュール内のデザイン エレメント を参照してください。

ロジックのリコンフィギャラブル パーティションへの配置

一緒に配置する必要のあるロジックが同じ RP に配置されていますか。

一緒に配置する必要のあるロジックは、同じ RP および RM に配置する必要があります。

詳細は、ロジックのパック を参照してください。

クリティカル パスのリコンフィギャラブル パーティションへの配置

クリティカル パスが同じパーティション内に制約されていますか。

RP の境界では最適化およびパックに制限があるので、クリティカル パスは同じパーティション内に制約する必要があります。

詳細は、ロジックのパック を参照してください。

フロアプラン

RP を効率的にフロアプランできますか。

詳細は、7 シリーズ デバイスでの Pblock の作成 を参照してください。

デカップリング ロジックの使用 (推奨)

RM の出力にデカップリング ロジックを作成しましたか。

リコンフィギュレーション中、RP の出力は不定の状態になるので、スタティック データが破損するのを回避するためデカップリング ロジックを使用する必要があります。

詳細は、デカップリング機能 を参照してください。

リコンフィギュレーション後にリセットを適用 (推奨)

リコンフィギュレーション後に RAM のロジックをリセットしていますか。

リコンフィギュレーション後、新しいロジックが初期値で開始しない場合があります。RESET_AFTER_RECONFIG プロパティを使用しない場合は、ローカル リセットを使用して、デカップリングを解放したときにロジックが予測される状態で開始するようにする必要があります。リコンフィギュレーション中は、初期化問題を回避するため、RP へのクロックおよびその他の入力もディスエーブルになります。RESET_AFTER_RECONFIG プロパティを設定することも可能です。このオプションは、リコンフィギュレーション中、内部信号を一定に保持し、リコンフィギュレーションされたロジックにマスク付きのグローバル リセットを適用します。

詳細は、リコンフィギュレーション後にリセットを適用 を参照してください。

ロジック解析ブロックを使用したデバッグ

Dynamic Function eXchange で Vivado ロジック解析を使用していますか。

Vivado ロジック解析 (ILA/VIO デバッグ コア) は Dynamic Function eXchange デザインで使用できますが、これらのコアをデバッグ ハブに接続する際には注意が必要です。Vivado デバッグ コアの使用に説明する自動推論ソリューションを使用してください。

効率的なリコンフィギャラブル パーティション Pblock

デザインに対して効率的な RP Pblock を作成していますか。

RESET_AFTER_RECONFIG プロパティを使用する場合、RP Pblock の高さはクロック領域境界の上辺および下辺に揃える必要があります。RESET_AFTER_RECONFIG を使用しない場合は、RP Pblock の高さは任意に選択できます。

詳細は、7 シリーズ デバイスでの Pblock の作成 を参照してください。

コンフィギュレーションの検証

コンフィギュレーション間の一貫性はどのように検証しますか。

pr_verify コマンドを使用すると、すべてのコンフィギュレーションにインポートされるリソースが一致していることを確認できます。

詳細は、コンフィギュレーションの検証 を参照してください。

コンフィギュレーションの要件

デザインおよびデバイスにおける Dynamic Function eXchange に特定のコンフィギュレーション要件があることを理解していますか。

各デバイス ファミリに特定のコンフィギュレーション要件および考慮事項があります。

詳細は、デバイスのコンフィギュレーション を参照してください。

効率的な Pblock に関する推奨事項

RP Pblock がデバイスの中央のクロック列またはコンフィギュレーション列をまたいでいますか。

7 シリーズ デバイスの隣接 INIT タイル要件と CONTAIN_ROUTING 要件のため、Pblock がデバイス上のこれらの特別ブロックにまたがると、配線が非常に困難になるか、配線不可能になります。できる限り、RP Pblock がこれらのエリアにまたがらないようにしてください。

隣接要件の詳細は、リコンフィギャラブル パーティション Pblock の自動調整 および リコンフィギャラブル パーティション Pblock の手動作成 を参照してください。