Versal デバイスには、未使用のクロック バッファーによる消費電力を削減するため、NoC 内にクロック ゲーティング機能があります。この機能は、特定の DFX ユース ケースではまだサポートされていません。
- NoC リソースを含む RP が 1 つある DFX デザインでは、この機能がサポートされ、デフォルトでオンになっています。
- NoC リソースを含む RP が複数ある DFX デザインでは、この機能は自動的にディスエーブルになります。
- スタックド シリコン インターコネクト (SSI) テクノロジを使用するデバイスをターゲットとする DFX デザインでは、この機能は自動的にディスエーブルになります。
図 1. NoC クロック ゲーティングのサマリ
この機能をディスエーブルにすると、パーシャル PDI が正しく機能するようになりますが、ゲーティングされないクロック バッファーはそれぞれ 37 mW を消費するので、Vcc_SoC レールおよび電源デザインでこの追加の消費電力を考慮する必要があります。Power Design Manager 内で消費電力を計算する際には、ユース ケースに合わせて DFX 動作条件を設定すると最も正確な結果を得られるようになります。
図 2. NoC クロック DFX
