UltraScale デバイスには、デバイス上にある特定の 1 つの PCIe ブロックからコンフィギュレーション エンジンへの専用接続である MCAP が導入されており、パーシャル ビットストリームを効率的に配布できます。PCIe ブロックをコンフィギュレーション エンジンに接続するのに明示的な配線は必要なく、リソースを大幅に節約できます。
MCAP は、Dynamic Function eXchange または Tandem コンフィギュレーション機能を使用してAMD PCIe IP をカスタマイズするとイネーブルになります。これらの機能は、PCI Express をサポートする次の 3 つの IP コアで使用できます。
- 『UltraScale Devices Gen3 Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG156)
- 『AXI Bridge for PCI Express Gen3 Subsystem 製品ガイド』 (PG194)
- 『DMA/Bridge Subsystem for PCI Express 製品ガイド』 (PG195)
- 『UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213)
Tandem コンフィギュレーションでは、IP をイネーブルにする 2 段階の手法を使用して、PCI Express 仕様で示されるコンフィギュレーション時間の要件が満たされます。次のユース ケースでは、この手法がサポートされています。
- Tandem PROM
- フラッシュから 1 つの 2 段階ビットストリームを読み込みます。
- Tandem PCIe
- フラッシュから第 1 段階ビットストリームを読み込み、第 2 段階ビットストリームを PCIe リンクを介して MCAP に送信します。
- フィールド アップデートを含む Tandem
- Tandem PROM (UltraScale のみ) または Tandem PCIe (UltraScale または UltraScale+) 初期コンフィギュレーションの後、PCIe リンクはアクティブのまま、ユーザー デザイン全体をアップデートします。アップデート領域 (フロアプラン) およびデザイン構造はあらかじめ定義されており、Tcl スクリプトは提供されています。
- Tandem + Dynamic Function eXchange
- これはより一般的な例で、Tandem コンフィギュレーションの後にあらゆるサイズまたは数のダイナミック領域の Dynamic Function eXchange を実行します。
- PCIe を使用した DFX
- PCIe/MCAP をパーシャル ビットストリームの配布パスとして使用し、標準コンフィギュレーションの後 DFX を実行します。
Tandem と DFX のソリューションには、その他の要件があります。このアプローチには、HD.TANDEM_IP_PBLOCK
の Pblock とデザインの HD.RECONFIGURABLE
部分が重ならないようにする必要があります。標準 DFX デザインなど、それ以外の場合、どの数またはサイズの RP でも定義できます。
これらの機能をイネーブルにするには、コアをカスタマイズする際に適切なオプションを選択してください。Basic タブで次を実行します。
- Mode を Advanced に変更します。
-
UltraScale の場合、Tandem Configuration or Partial
Reconfiguration オプションを次のいずれかに変更します。
- Tandem: Tandem PROM、Tandem PCIe、または Tandem + Dynamic Function eXchange の場合
- Tandem with Field Updates: 定義済みフィールド アップデートの場合
- DFX over PCIe: Tandem コンフィギュレーションをイネーブルにせず、Dynamic Function eXchange 用に MCAP リンクをイネーブルにする場合
-
UltraScale+ の場合、Tandem Configuration or Partial
Reconfiguration オプションを次のいずれかに変更します。
- Tandem PROM: Tandem PROM または Tandem + Dynamic Function eXchange の場合
- Tandem PCIe: Tandem PROM、Tandem PCIe、または Tandem + Dynamic Function eXchange の場合
- Tandem PCIe with Field Updates: 定義済みフィールド アップデートの場合のみ。Tandem PROM では UltraScale+ のフィールド アップデートはサポートされません。
-
DFX over PCIe: Tandem コンフィギュレーションをイネーブルにせず、Dynamic Function eXchange 用に MCAP リンクをイネーブルにする場合
ほとんどの場合、選択する必要のある PCIe ブロックはデバイスの最下位インスタンスですが、3 つの SLR (Super Logic Region) を持つ SSI デバイスでは中央の SLR の最下位 PCIe インスタンスです。表 1 は、各デバイスでサポートされているブロックを示しています。その他の PCIe ブロックには、専用 MCAP 機能はありません。
- UltraScale デバイス
- ステージ 1 およびステージ 2 の両方が同じデザイン イメージからのものである必要があります。フィールド アップデート イベントの発生時には、ビットストリームをクリアする必要があり、ステージ 2 ビットストリームではなくパーシャル ビットストリームが配布されて、アプリケーションが変更されます。
- UltraScale+ デバイス
- リコンフィギャラブル ステージ 2 がサポートされます。これは、ステージ 1 を読み込んだ後に、互換性のあるステージ 2 ビットストリームを PCIe リンクを介して配布し、初期コンフィギュレーションを完了できるということです。フィールド アップデート イベントの発生時には、互換性のあるステージ 2 ビットストリームをパーシャル ビットストリームとして使用して、アプリケーションを変更できます。ヒント: このフィールド アップデート ソリューションを使用する場合は、カスタマイズした IP で生成されたサンプル デザインを開始点として使用してください。
必要な PCIe ブロック ロケーション、デザイン フロー例、要件、制限事項、フィールド アップデートのフローの詳細、その他の考慮事項は、UltraScale デバイスの場合は 『UltraScale Devices Gen3 Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG156) の Tandem コンフィギュレーションのセクションを、UltraScale+ デバイスの場合は 『UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) を参照してください。
デバイス | パッケージ PCIe ブロック | PCIe リセットのロケーション | ステータス |
---|---|---|---|
Kintex UltraScale | |||
KU025 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
KU035 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
KU040 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
KU060 | PCIE_3_1_X0Y0 | IOB_X2Y103 | プロダクション |
KU085 | PCIE_3_1_X0Y0 | IOB_X2Y103 | プロダクション |
KU095 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
KU115 | PCIE_3_1_X0Y0 | IOB_X2Y103 | プロダクション |
AMD Virtex™ UltraScale™ | |||
XVU065 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
VU080 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
VU095 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
VU125 | PCIE_3_1_X0Y0 | IOB_X1Y103 | プロダクション |
VU160 | PCIE_3_1_X0Y1 | IOB_X1Y363 | プロダクション |
VU190 | PCIE_3_1_X0Y2 | IOB_X1Y363 | プロダクション |
VU440 | PCIE_3_1_X0Y2 | IOB_X1Y363 | プロダクション |
UltraScale デバイス専用の PCIe リセットのパッケージ ピンは、次の Tcl コマンドを使用して簡単に見つけることができます。
get_package_pins -of_objects [get_sites IOB_X1Y103]
デバイス | パッケージ PCIe ブロック | ステータス 1 |
---|---|---|
Kintex UltraScale+ | ||
KU3P | PCIE40E4_X0Y0 | プロダクション |
KU5P | PCIE40E4_X0Y0 | プロダクション |
KU11P | PCIE40E4_X1Y0 | プロダクション |
KU15P | PCIE40E4_X1Y0 | プロダクション |
KU19P | MCAP がイネーブルの PCIe サイトなし | PCIe での配布はサポートされない2 |
Virtex UltraScale+ | ||
VU3P | PCIE40E4_X1Y0 | プロダクション |
VU5P | PCIE40E4_X1Y0 | プロダクション |
VU7P | PCIE40E4_X1Y0 | プロダクション |
VU9P | PCIE40E4_X1Y2 | プロダクション |
VU11P | PCIE40E4_X0Y0 | プロダクション |
VU13P | PCIE40E4_X0Y1 | プロダクション |
VU19P | PCIE4CE4_X0Y2 | プロダクション |
VU23P | PCIE4CE4_X0Y0 | プロダクション |
VU27P | PCIE40E4_X0Y | プロダクション |
VU29P | PCIE40E4_X0Y0 | プロダクション |
VU31P | PCIE4CE4_X1Y0 | プロダクション |
VU33P | PCIE4CE4_X1Y0 | プロダクション |
VU35P | PCIE4CE4_X1Y0 | プロダクション |
VU37P | PCIE4CE4_X1Y0 | プロダクション |
VU45P | PCIE4CE4_X1Y0 | プロダクション |
VU47P | PCIE4CE4_X1Y0 | プロダクション |
VU57P | PCIE4CE4_X1Y0 | プロダクション |
AMD Zynq™ UltraScale+™ MPSoC | ||
ZU4EV/EG/CC | PCIE40E4_X0Y1 | プロダクション |
ZU5EV/EG/CC | PCIE40E4_X0Y1 | プロダクション |
ZU7EV/EG/CC | PCIE40E4_X0Y1 | プロダクション |
ZU11EG | PCIE40E4_X1Y0 | プロダクション |
ZU17EG | PCIE40E4_X1Y0 | プロダクション |
ZU19EG | PCIE40E4_X1Y0 | プロダクション |
|
MCAP は、32 ビット データパスで 200 MHz で動作できます。通常、ビットストリームはホスト PC から PCI Express コンフィギュレーション パケットを介して MCAP に読み込まれます。これらのシステムでは、ホスト PC およびホスト PC ソフトウェアが MCAP パフォーマンスおよびビットストリームのスループットを制限する主な要因です。特定のホスト PC およびホスト PC ソフトウェアの PCIe パフォーマンスはシステムによって大きく異なるので、全体的な MCAP パフォーマンス スループットも大きく異なる可能性があります。
詳細およびサンプル ドライバーは、アンサー 64761 を参照してください。
MCAP ポートを使用したパーシャル ビットストリームのパフォーマンスでは十分ではない場合は、ICAP を使用できます。この方法を使用すると、PCIe エンドポイントからこの内部コンフィギュレーション ポートまでコンフィギュレーション データを送信するのに追加ロジックが必要になりますが、ICAP が最大クロック レート (モノリシック デバイスの場合は 200 MHz、SSI デバイスの場合は 125 MHz) の 32 ビット コンフィギュレーション データで飽和できます。詳細およびサンプル デザインは、 『PCI Express を使用する高速パーシャル リコンフィギュレーション』 (XAPP1338) を参照してください。
Tandem コンフィギュレーションおよび Versal デバイス
Versal デバイスは、CPM 内の PCIe エンドポイントの Tandem コンフィギュレーションをサポートします。デバイス イメージ構造は大きく異なりますが、2 段階読み込みの概念は同じです。Tandem PROM および Tandem PCIe は両方とも、CPM インスタンスを含むデバイスで使用できます。PL ベースの PCIe サイトでは Tandem はサポートされません。詳細は、 『Versal Adaptive SoC CPM Mode for PCI Express 製品ガイド』 (PG346) および 『Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド』 (PG347) を参照してください。