UltraScale+ のクロッキング ガイドラインのほとんどは、Versal デバイスにも適用されます。ただし、Versal のクロッキング構造には、スキューの管理を改善し、タイミング クロージャを満たしやすくするために、より多くのクロッキング プリミティブおよびガイドラインが提供されています。Versal デバイスのクロッキング構造の詳細は、 『Versal アダプティブ SoC ハードウェア、IP、およびプラットフォーム開発設計手法ガイド』 (UG1387) のこのセクションを参照してください。
このセクションでは、DFX フローでサポートされる可能なクロッキング トポロジをリストします。一般的には、DFX デザインのクロックは境界クロックと内部クロックに分類されます。
| クロック タイプ | 説明 |
|---|---|
| 内部クロック | リコンフギャラブル パーティション内にドライバーとロードがあるクロック。 |
| 境界クロック | リコンフィギャラブル モジュールのセル境界をまたぐネットがあるクロック
|
図 1. DFX デザインのクロック
異なるカテゴリのクロック ネットの DFX ビヘイビアー:
-
Internal RM Clock Net
- クロック ルートは RP Pblock 内のロードの中央に配置されます。
- その後のインプリメンテーションでは、RM の内部クロックがより柔軟に配置配線されます。
- グローバル クロックのパーティションが必要なのは、RM ロードを駆動するのに十分なクロック領域を特定のネットに割り当てる場合だけです。これにより、クロック パーティション エラーの可能性を減らすことができます。
- スキューを抑えて最適なクロック ルート配置を達成するため、可能な場合はこの方法をお勧めします。
-
Boundary Clock Net
- 境界クロック ネット トラックは、最初のインプリメンテーション後に固定されます。
- 境界クロック ネットの PPLOC は、RP Pblock に含まれるすべてのクロック領域に分散しています。
- グローバル クロックのパーティションでは、ロードが 1 つのクロック領域に収まる場合でも、RP 内のすべてのクロック領域に境界クロックを前もって配線する必要があります。
- 境界クロック ネットのクロック ルートは、スタティック ロードと RP ロードの両方を駆動できるので、デバイスのどこにでも配置できます。境界クロックのロードが主にスタティック領域にある場合、クロック ルートがスタティック領域に配置されることがあります。
- 最初のインプリメンテーションで RP Pblock にトレーニング ロジックが使用された場合、最初のインプリメンテーション後に、境界クロック ネットが最適でないクロック ルート位置で固定されることがあります。AMD では、境界クロック ネットに
USER_CLOCK_ROOT制約を使用して、CLOCK_ROOTロケーションを手動で制約することをお勧めしています。