コンフィギュレーション モード - 2023.2 日本語

Dynamic Function eXchange では、次のコンフィギュレーション モードがサポートされています。

ICAP

ユーザー コンフィギュレーション ソリューションに適したモードです。ICAP コントローラーと ICAP インターフェイスを作成する必要があります。

MCAP

(AMD UltraScale™ および AMD UltraScale+™ デバイスのみ) デバイスに含まれる特定の 1 つの PCIe® ブロックからコンフィギュレーション エンジンに専用接続を提供します。

PCAP

AMD Zynq™ 7000 SoC および Zynq UltraScale+ MPSoC デザインの主なコンフィギュレーション方法です。

JTAG

テストまたはデバッグを実行するのに適したインターフェイスです。AMD Vivado™ ロジック解析で駆動可能です。

スレーブ SelectMap またはスレーブ シリアル

同じインターフェイスでフル コンフィギュレーションおよびダイナミック リコンフィギュレーションを実行するのに適したモードです。

マスター モードは、IPROG によりコンフィギュレーション メモリがクリアされるので、直接サポートされていません。

パーシャル BIT ファイルを読み込むのに JTAG 以外の外部コンフィギュレーション モード使用するには、これらのピンを初期デバイス コンフィギュレーション後に使用できるよう予約する必要があります。これには BITSTREAM.CONFIG.PERSIST プロパティを使用して多目的 I/O をコンフィギュレーションで使用するよう保持し、コンフィギュレーション幅を設定します。詳細は、 『Vivado Design Suite ユーザー ガイド: プログラムおよびデバッグ』 (UG908) のこのセクションを参照してください。このプロパティを設定する Tcl コマンドは次のようになります。

set_property BITSTREAM.CONFIG.PERSIST <value> [current_design]

<value> には、No または Yes を入力します。

パーシャル ビットストリームには、Dynamic Function eXchange に必要なコンフィギュレーション コマンドおよびデータがすべて含まれます。パーシャル ビットストリームにコンフィギュレーション フレームのアドレス指定情報が含まれているので、パーシャル ビットストリームを FPGA に読み込む際に RM の物理位置を指定する必要はありません。有効なパーシャル ビットストリームが FPGA の間違った場所に送信されることはありません。

DFX コントローラーによりメモリからパーシャル ビットストリームが取り出され、コンフィギュレーション ポートに配布されます。DFX 制御ロジックは、外部デバイス (プロセッサなど) またはリコンフィギュレーションする FPGA のプログラマブル ロジックに配置できます。ユーザーが設計した内部 DFX コントローラーにより、ICAP インターフェイスを介してパーシャル ビットストリームが読み込まれます。スタティック デザインのほかのロジックと同様、内部 DFX 制御回路は、リコンフィギュレーション プロセス中、割り込みなしで動作します。

内部コンフィギュレーションには、カスタム ステート マシンまたは MicroBlaze などのエンベデッド プロセッサを含めることができます。Zynq 7000 SoC および Zynq UltraScale+ MPSoC では、プロセッサ サブシステム (PS) を使用してパーシャル リコンフィギュレーション イベントを制御できます。

Dynamic Function eXchange デザインおよび DFX 制御ロジックをデバッグするため、Vivado ロジック解析を使用して、JTAG ポートを介してフル ビットストリームまたはパーシャル ビットストリームを FPGA に読み込むことができます。

ビットストリームをコンフィギュレーション ポートに読み込む方法の詳細は、次の資料の「コンフィギュレーション インターフェイス」の章を参照してください。

• 『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』 (UG470)
• 『UltraScale アーキテクチャ コンフィギュレーション ユーザー ガイド』 (UG570)