タイミング - 2023.2 日本語

-timing オプションは、RP 境界のワースト インターフェイス パスのロジック段数をレポートします。デフォルトでは 10 個のワースト パスが解析されますが、この数は -nworst オプションを使用して変更できます。[Logic Path] フィールドに、ロジック レベル数と、各レベルがスタティック領域 (S) にあるか RM パーティションにあるかが示されます。次に、1 つの境界パスの例を示します。

Reconfigurable Module Boundary Timing RP1
+-----------------------+---------------------------------------------------------------------+
|    Characteristics    |                             Paths                                   |
+-----------------------+---------------------------------------------------------------------+
| Path #1               |                                                             ------- |
|   RP Boundary Pin     |                                                       S_BSCAN_shift |
|   RM With Worst Path  |                                               RP1 1st Configuration |
|   Static Logic Levels |                                                                   3 |
|   RM Logic Levels     |                                                                   2 |
|   Logic Path          |         FDRE(S) LUT3(S) LUT6(S) LUT3(S) LUT4(RM) LUT6(RM) FDRE(RM)  |
|   Start Point Clock   |                                                              itck_i |
|   End Point Clock     |                                                              itck_i |
|   High Fanout         |                                                                  45 |
|   Boundary Fanout     |                                                                   1 |
+-----------------------+---------------------------------------------------------------------+

この情報は、境界パスを最適化するのに役立ちます。パイプライン レジスタを挿入すると、これらのタイミング問題を分割し、リコンフィギャラブル ロジックとスタティック ロジックの間にデカップリング ポイントを作成できます。