デザイン パフォーマンス - 2023.2 日本語

Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange (UG909)

Document ID
UG909
Release Date
2023-11-15
Version
2023.2 日本語

パフォーマンスの評価基準はデザインによって異なり、階層デザイン フローの階層デザイン設計手法に従うことにより、結果を向上できます。設計に関する追加の推奨事項は、 『FPGA および SOC 用 UltraFast 設計手法ガイド』 (UG949) を参照してください。

ただし、シリコンの分離に必要な追加の制限事項があり、これがほとんどのデザインに影響します。配線の格納、排他配置、RM の境界を越えた最適化を実行しないなどのパーシャル リコンフィギュレーション規則を適用すると、DFX デザインの全体的な集積度およびパフォーマンスは同等のフラット デザインより低くなります。DFX デザインの全体的なデザイン パフォーマンスは、RP の数、これらのパーティションへのインターフェイス ピンの数、Pblock のサイズおよび形状などの要素に左右されます。

Dynamic Function eXchange として考慮するには、デザインに追加のタイミング スラックおよびリソース オーバーヘッドが必要です。デザインを DFX に使用できるかを評価する際の詳細は、インプリメンテーション要件の作成を参照してください。