適切な階層デザインを作成しておくと、パーシャル リコンフィギュレーション可能な FPGA デザインをインプリメントするときに複雑になったり、困難になったりするのを回避できます。デザイン インスタンス階層を明確に定義しておくと、物理制約およびタイミング制約をシンプルにでき、スタティック ロジックとリコンフィギャラブル ロジックの境界の信号にレジスタを付けると、タイミング クロージャを達成しやすくなります。同じ階層レベルに配置するロジックをグループ化することも必要です。
これらはよく知られている設計プラクティスですが、一般的な FPGA デザインでは、これらのガイドラインに従っていないことがあります。パーシャル リコンフィギュレーション デザインでは、こうしたデザイン規則に厳密に従う必要はありませんが、従わないと悪影響が出る可能性があります。Dynamic Function eXchange の利点は大きいですが、デザインがより複雑になるので、特にハードウェアでのデバッグが困難になることがあります。
デザイン階層の詳細は、階層デザイン フローを参照してください。