抽象化シェルを作成すると、接続によって、抽象化シェルにいくつかのスタティック ロジックが含められます。RP との間にある最初の同期エレメントまでのすべてのインターフェイス パスが含まれ、タイミング クロージャはこれらのパスにより達成できます。これらのインターフェイス パスのスタティック側 (パーティション ピンまたは最初のエレメントまで) はロックされますが、タイミング解析にはフル パスの情報を含める必要があります。このロジックは、RP Pblock の拡張配線領域の中または外にあります。拡張配線領域内のその他のスタティック ロジックは、その抽象化シェル内の RP の配置、配線、またはタイミング クロージャに影響を与えない場合は削除されます。これにより、パーシャル ビットストリームのプログラムがスキップされ、リコンフィギュレーション中にロジックが動作を継続できるようになります。
クロックおよびリセットに関連する情報は、抽象化シェルにも含まれ、各 RM をインプリメントし、すべてのタイミング制約が満たされていることを確認するのに必要なコンテキストの全体図が作成されます。つまり、クロック バッファー、MMCM、または PLL エレメントなどのクロック ソースおよびクロック調整ブロック、およびそれらの接続、フィードバック パス、境界ロジックを駆動するクロック、および外部ポートへの接続が保持されます。また、RM インプリメンテーションに影響するその他すべてのものが含まれます。この情報は、インプリメントする各 RM がフル スタティック デザイン シェルを使用する場合と同じ動作条件と制約を持つように、RP の完全なタイミング図を提供するために使用されます。
たとえば、RP へのフル クロック ソース パスは、クロック バッファーおよびクロック調整ブロック、クロック要件を定義するために必要なクロッキング制約を含め、抽象化シェルにキャプチャされます。
create_clock -period 10.000 [get_ports clk_in1_p]