これらのチュートリアルは次のことを目標にしています。
- デバッグ プロセスを迅速かつ簡単にする Vivado デザイン環境に統合された Vivado ロジック解析機能を活用する方法を紹介する。
- FPGA ロジック デザインに共通の問題をデバッグするため、Vivado IDE および Vivado ロジック解析の使用方法を具体的に紹介する。
- 高速シリアル リンクをデバッグするため、Vivado シリアル I/O 解析の使用方法を具体的に紹介する。
このチュートリアルを終了すると、次のことができるようになります。
- Vivado 統合設計環境 (IDE) および ILA (Integrated Logic Analyzer) コアを使用して、デザインを検証およびデバッグする。
- Vivado IDE での RTL プロジェクトの作成、デザインのプローブ、ILA コアの挿入、デザインのインプリメント方法を理解する。
- Vivado IDE で IP コア ネットリストを生成しカスタマイズする。
- Vivado ロジック解析を使用してリアルタイムでデザインをデバッグし、Vivado IDE、および AMD Kintex™ 7 デバイスを含む KC705 評価キット基本ボードを使用してデザインを繰り返し実行する。
- シリアル I/O 解析を使用して高速シリアル リンクを解析する。