Sine_Mid の追加 - 2023.2 日本語

Vivado Design Suite チュートリアル: ロジック シミュレーション (UG937)
Document ID
UG937
Release Date
2023-11-01
Version
2023.2 日本語
  1. IP カタログで DDS Compiler IP をもう一度ダブルクリックします。
  2. [Configuration] タブで次のように設定します。
    • [Component Name]: sine_mid を入力
    • [Configuration Options]: SIN COS LUT のみを選択
    • [Noise Shaping]: None を選択
    • [Hardware Parameters] で、[Phase Width] を 8 に、[Output Width] を 18 に設定します。
  3. [Implementation] タブで、[Output Selection] を Sine に設定します。
  4. [Detailed Implementation] タブで、[Output Signals] を ARESETn (active-Low) に設定します。
  5. Summary タブを選択して設定を確認し、OK をクリックします (次の図を参照)。

    sine_mid IP コアがデザインに追加されると、[Generate Output Products] ダイアログ ボックスが表示され、デザインでこの IP をサポートするのに必要な出力ファイルが生成されます。

  6. Generate をクリックして、sine_mid のデフォルトの出力ファイルを生成します。「Out-of-context module run was launched for generating output products」 (出力ファイル生成のためアウト オブ コンテキスト モジュール run が実行されました) というメッセージが表示されます。OK をクリックします。