並列アサーション - 2023.2 日本語

このアサーションはクロック セマンティクスを基準にし、その式のサンプルされた値が使用されます。これらのアサーションは複数のサイクルにわたって拡張可能です。

always@ (posedge clk)
    a1: assert property (a ##2 b);

a2: assert property (@(posedge clk) a ##2b);

AMD Vivado™ シミュレータでは、プロシージャブロックの外で使用される 2 番目の形式の並列アサーションがサポートされています。

1. [Tcl Console] ウィンドウで、close_sim コマンドを実行して、前に実行していたシミュレーションを閉じます。
2. [Tcl Console] ウィンドウで、reset_simulation コマンドを実行して、シミュレーション ディレクトリをクリーンにします。
3. [Tcl Console] ウィンドウで、launch_simulation コマンドを実行して、シミュレーションを実行します。
4. [Tcl Console] ウィンドウに次のコマンドを入力します。

   current_scope /axi_vip_0__exdes_adv_mst_active_pt_mem__slv_passive/DUT/ex_design/axi_vip_passthrough/inst/IF/PC

   
   
   
5. PC スコープをダブルクリックして、ソース コードを開きます。
6. 行番号 1144 以降では、すべてのプロパティ宣言およびアサーションが使用されています。