信号の追加および監視 - 2023.2 日本語

• 差動クロック信号 (sys_clk_p および sys_clk_n)。これは、テストベンチによって生成される 200 MHz のクロックで、完成したデザインの入力クロックになります。
• リセット信号 (reset)。回路をリセットします。
• GPIO ボタン (gpio_buttons[1:0])。異なる周波数の正弦波を選択するための制御信号です。
• GPIO スイッチ (gpio_switch)。 デバウンス ロジックをイネーブルまたはディスエーブルにする制御スイッチです。
• LED (leds_n[3:0])。シミュレーションの結果を表示させるためのバスです。

このリストに新たに信号をいくつか追加し、それらを監視することもできます。

必要であれば、[Scopes] ウィンドウで 記号をクリックしてテストベンチを展開します(デフォルトで展開されている場合もあります)。

HDL スコープ (または単にスコープ) は、Verilog のモジュール、関数、タスク、プロセス、ブロックなど、HDL コードの宣言部分で定義されます。VHDL スコープには、エンティティ/アーキテクチャ定義、ブロック、関数、プロシージャ、およびプロセスが含まれます。

1. [Scopes] ウィンドウで dut オブジェクトを選択します。

   シミュレーションの現在のスコープがテストベンチ全体から選択されたオブジェクトに変化します。次の図のように、[Objects] ウィンドウが選択されたスコープのすべての信号および定数でアップデートされます。

2. [Objects] ウィンドウで sine[19:0] および sineSel[1:0] 信号を選択し、次のいずれかの方法で波形ウィンドウに追加します。
   • 選択した信号を波形ウィンドウにドラッグ アンド ドロップする。
   • 信号を右クリックして Add to Wave Window をクリックする。