手順 1: 新規プロジェクトの作成 - 2023.2 日本語

ソース ファイルを管理するために新規プロジェクトを作成し、デザインに IP を追加し、ビヘイビアー シミュレーションを実行します。

1. Windows では、Start > All Programs > Xilinx Design Tools > Vivado 2023.x > Vivado 2023.x をクリックして Vivado IDE を起動します。

   (「x」には Vivado 2023 IDE の最新バージョンが入ります。)

   
   
   
   注記: インストールされている Vivado ML エディションは、[スタート] メニューに表示されている AMD デザイン ツールとは異なる場合があります。
2. Vivado IDE の Getting Started ページで Create Project をクリックします。
3. New Project ダイアログ ボックスで Next をクリックし、[Project name] に「project_xsim」と入力します。
4. Project location で、抽出されたチュートリアル データを含むフォルダー <Extract_Dir> を参照します。Create project subdirectory チェック ボックスがオンになっていることを確認し、Next をクリックします。
   
   
   注記: Create project subdirectory オプションは、デフォルトでオンになっています。
5. Project Type ページで RTL Project をオンにして Next をクリックします。
   
   
6. Add Source ダイアログ ボックスで Add Directories をクリックし、抽出したチュートリアル デザイン データを追加します。
   • <Extract_Dir>/sources
   • <Extract_Dir>/sim
   注記: Ctrl キーを押しながら、複数のファイルやディレクトリを選択できます。
7. Target Language を Verilog に設定します。これが合成のネットリスト言語になります。
8. 次の図に示すように、Simulator language を Mixed に設定します。

   Simulator language で指定する言語は、論理シミュレータでサポートされる、またはそのシミュレータに必須の言語になります。Vivado Design Suite では、出力ファイルの生成時に、使用可能な合成ファイルを使用して必要な言語別の構造シミュレーション モデルを生成し、デザイン内の IP コアのシミュレーション モデルがあるかどうかを確認します。IP コアおよび AMD IP カタログの使用方法は、 『Vivado Design Suite ユーザー ガイド: IP を使用した設計』 (UG896) を参照してください。また、 『Vivado Design Suite チュートリアル: IP を使用した設計』 (UG939) で学ぶこともできます。

9. Next をクリックします。
10. Next をクリックして Add Constraints ページの設定は飛ばします。
    
    
    次の図のように Default Part ダイアログ ボックスが表示されるので Boards を選択し、7 シリーズの場合は AMD Kintex™ 7 KC705 Evaluation Platform を、UltraScale デバイスの場合は Kintex-UltraScale KCU105 Evaluation Platform を選択して、Next をクリックします。
    
    
    注記: Add sources from subdirectories オプションは、デフォルトでオンになっています。
11. New Project Summary ページを確認します。
12. Finish をクリックしてプロジェクトを作成します。
    
    

    Vivado が起動し、Vivado IDE にデフォルトのビュー レイアウトで新規プロジェクトが開きます。