制約の作成中または作成後に、制約が完全かつ安全であることを検証する必要があります。Vivado Design Suite では、クロック グループまたはその他のタイミング例外が定義されていなければ、デフォルトですべてのクロックが一緒にタイミング解析されます。set_clock_groups コマンドは、非同期または排他的なクロック ドメインを指定し、これらのドメイン間のタイミング解析をディスエーブルにします。set_false_path 例外は、2 つのクロック間のすべてのパスのタイミングをディスエーブルにするために使用したり、特定のネットリスト オブジェクトに設定して一部のパスのみをディスエーブルにするために使用したりできます。set_multicycle_path 例外は、タイミング解析で使用するクロック エッジを、デフォルトの 1 サイクルから変更します。これらの制約の詳細は、
『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。クロック関連性の詳細は、ここを参照してください。
Vivado では、異なる 2 つのクロック ドメイン間のパス (クロック間パス) に対してタイミング パス要件が自動的に推論され、位相およびオフセットが想定されます。[Report Clock Interaction] コマンドを実行すると、クロック間パスがレポートされるので、2 つのクロック間の非現実的なセットアップまたはホールド要件などの問題や、不安定なハードウェア動作の原因となる非同期クロック間の危険なタイミングを特定するのに役立ちます。クロック関連性レポートの詳細は、 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) の「クロック関連性レポートの詳細」セクションを参照してください。
- Flow Navigator で をクリックし、[Report Interaction] ダイアログ ボックスでデフォルト設定のまま OK をクリックします。
上の図に示すように、Vivado IDE にデザインのさまざまなクロックの関連性を示すグラフィカルなマトリックスが生成されます。このデザインでは、プライマリ クロック (
sysClk) が 6 つのクロックを生成する MMCM に接続されます。示されているクロックの関連性は、これらの生成クロック間の関連性です。さらに、Timing Constraints ウィザードで、デザインを完全に制約するために追加の生成クロックおよび仮想クロックが作成されています。クロック関連性レポートには、クロック間にパスがないクロック ペア (黒)、安全にタイミング解析されるパスがあるクロック ペア (緑色および水色)、安全にタイミング解析されないパスがあるクロック ペア (赤およびオレンジ色)、set_max_delay -datapath_only 制約が設定されているパスがあるクロックのペアが示されます。このデザインでは、マトリックスに黒色のセルと緑色のセルのみが表示されています。
重要: マトリックスの緑色のセルは、タイミングが満たされているわけではなく、タイミング制約およびクロック ツリーのトポロジに基づいて安全なタイミング解析および正確なスラック計算が実行されるという意味です。クロック関連性レポートで「危険 (unsafe)」とは、共通のプライマリ クロックがない (既知の位相関係がない)、共通ノードがない (一般的でなく位相関係が不明)、またはソース クロックとデスティネーション クロックの最初の 1000 クロック サイクル内に共通クロック周期が見つからないということです。Vivado タイミング エンジンにより、最初の 1000 クロック サイクルに基づいてソース クロックとデスティネーション クロックが選択されますが、これらのエッジはクロック間の最悪の条件での解析を反映していない可能性があります。
ヒント: ここで説明した色はデフォルトの色です。デフォルト設定を変更している場合は、上の図とは異なる色で表示されます。 -
Close ボタン
をクリックして [Clock Interaction] ウィンドウを閉じます。