AMD FPGA、SoC、およびアダプティブ SoC の Dynamic Function eXchange (DFX) には、従来のソリューションにはない新しいデザイン要件があります。ボトムアップ合成および複数インプリメンテーションの両方が必要になるため、ソースおよび run の管理に特有の方法が使用されます。2021 より前の AMD Vivado™ リリースでは、非プロジェクト Tcl ベースおよび RTL プロジェクト ベースのソリューションのみが使用可能でした。Vivado ツールの 2021.1 リリースでは、IP を中心としたプロジェクト ベース環境が導入され、ブロック デザインなど IP インテグレーターの新機能が追加されています。
このチュートリアルでは、IP インテグレーターのブロック デザイン コンテナー機能を使用して、プロジェクト作成から、AMD Versal™ デバイス ターゲットのパーシャル イメージ作成までの Vivado ツール フローを説明します。この基本フローは、Virtex、AMD Kintex™ UltraScale™ 、および AMD UltraScale+™ デバイス ターゲットにも適用できます。前の演習では、AMD Zynq™ UltraScale+™ デバイス ターゲットでの同等のソリューションを説明します。