- AMD Vivado™ を開き、Tcl コンソールでデザイン スクリプトと制約ファイルがあるフォルダーに移動します。
- このスクリプトを読み込んで、この演習のブロック デザインを生成します。
source create_ipi.tclcreate_ipi.tclスクリプトは、4 つの基礎となるスクリプトを呼び出し、それぞれが個別のブロック デザインを作成します。最初の 3 つはリコンフィギャラブル モジュール (RM) で、4 つ目はブロック デザイン コンテナーを使用して個々のリコンフィギャラブル モジュールを参照する最上位ブロック デザインです。RM が作成されてから最上位が作成されるので、これはボトムアップの方法です。デザインの作成が完了すると、デザインが 1 つのスタティック領域と 1 つのリコンフィギャラブル パーティションに分割されていることがわかります。
上の図の static_region は、デザインの管理を設定する階層レベルです。CIPS、NoC (DDR 搭載)、クロッキング、リセットが含まれます。また、スタティック デバッグ ハブ、ILA コア、DFX デカップラー インスタンスも含まれます。
リコンフィギャラブル モジュールの rp1rm1 はデフォルトの RM で、ブロック デザイン コンテナーの rp1 を展開すると確認できます。この 1 つ目のモジュールには、ILA に接続されたアップ カウンターが含まれます。この ILA は、親 run の opt_design 中に rp1rm1 のデザイン ハブに接続されます。
リコンフィギャラブル モジュール rp1rm2 には、VIO に接続されたダウン カウンターが含まれます。このデバッグ コアは、1 つ目の子 run の opt_design 中に rp1rm2 のデバッグ ハブにも接続されます。
リコンフィギャラブル モジュール rp1rm3 には、2 つの AXI GPIO に接続されたダウン カウンターとアップ カウンターが含まれます。これらのカウンターはそれぞれ別々の ILA に接続されます。2 つ目の子 run の opt_design 中に、VIO コアと共に、両方の ILA が rp1rm3 のデバッグ ハブに接続されます。
注記: このチュートリアルでは、ブロック デザイン キャンバス上で ILA と VIO コアをデザインに明示的に追加する ChipScope インスタンシエーション フローを説明します。Vivado ツールは ChipScope 挿入フローもサポートしており、信号はデバッグ用にタグ付けさられ、コアの詳細は合成後に追加されます。挿入フローの例は、GitHub リポジトリにある DFX デバッグ チュートリアルを参照してください。 - CIPS の HSDP1 をイネーブルにします。
HSDP チュートリアルの手順に従って、高速デバッグ用に HSDP をイネーブルにします。 タブを開いて Aurora ベースの HSDP がオンになっていることを確認します。
デザイン ソース一式を完成させるには、まず、リコンフィギャラブル領域の Pblock を定義する制約ファイルを追加します。この Pblock は、合成後に作成することもできます。
- [Add Sources] ボタンを使って Pblocks 制約ファイルを追加するか、Tcl コンソールで次のコマンドを実行します。
add_files -fileset constrs_1 -norecurse ./pblocks.xdc次に、最上位ブロック デザイン用の HDL ラッパーを作成します。
-
design_1.bd を右クリックし、 をクリックすると、このファイルが自動生成され、プロジェクトに追加されます。これを実行する Tcl コマンドはこちらです。
make_wrapper -files [get_files ./dfx_debug_abs/dfx_debug_abs.srcs/sources_1/bd/design_1/design_1.bd] -top