タイミング違反のトラブルシューティング - 2020.2 日本語

Vivado Design Suite チュートリアル: System Generator を使用したモデル ベースの DSP デザイン (UG948)

Document ID
UG948
Release Date
2020-12-11
Version
2020.2 日本語
組み合わせパスにレジスタを挿入すると、タイミング結果が向上し、タイミング違反がある場合にそれを解決するのに役立つ場合があります。これには、組み合わせブロックのレイテンシを次に説明するように変更します。
  1. [Timing Analyzer] ウィンドウで違反のあるパスをダブルクリックします。次の図に示すように、違反のあるパスが開きます。

  2. Mult ブロックをダブルクリックし、Multiplier ブロックのプロパティ エディターを開きます。

  3. [Basic] タブで [Latency] を 1 から 2 に変更し、OK をクリックします。
  4. System Generator トークンをダブルクリックし、[Analyzer type] が [Timing] に設定されていることを確認して、Generate をクリックします。
  5. 生成が完了すると、次の図に示すように [Timing Analyzer] ウィンドウが開きます。ステータスが「PASSED」になっていることを確認します。デザインにタイミング違反のあるパスはありません。
    注記:
    1. インプリメンテーション後の解析よりも合成後の解析の方が、タイミング解析のイテレーションを短時間で実行できます。
    2. ブロックのレイテンシを変更すると、「手順 2: System Generator でのリソース解析」に示すように、リソース数が増加する可能性があります。