手順 3: C/C++ コードで記述されたブロックのモデリング - 2020.2 日本語

Vivado Design Suite チュートリアル: System Generator を使用したモデル ベースの DSP デザイン (UG948)

Document ID
UG948
Release Date
2020-12-11
Version
2020.2 日本語

Vivado® Design Suite の System Edition には、C/C++ デザイン ソースを RTL に変換する機能を持つ Vitis™ HLS が含まれています。System Generator には、[Xilinx Blockset] → [Control Logic] ライブラリおよび [Xilinx Blockset] → [Index] ライブラリに Vitis HLS ブロックが含まれており、C/C++ ソース ファイルを System Generator モデルに組み込むことができます。

目標

この演習を終了すると、C、C++、または SystemC から Vitis HLS を使用して合成されたデザインを MATLAB デザインに組み込むことができるようになります。

手順

この手順では、まず Vitis HLS を使用してデザインを合成します。MATLAB からのデザイン ファイルと関連の HDL ラッパーおよび制約ファイルを使用して、Vivado DSP デザイン プロジェクトで作業します。パート 2 では、Vitis HLS からの出力を MATLAB に組み込み、MATLAB のシミュレーション機能を使用して C アルゴリズムで画像が正しくフィルター処理されることを確認します。