この手順では、System Generator IP を使用してデザインを作成します。
- Flow Navigator で Create Block Design をクリックします。
- [Create Block Design] ダイアログ ボックスで OK をクリックし、デフォルトの名前を使用します。
まず、System Generator IP 用の IP リポジトリを作成し、IP をこのリポジトリに追加します。
- [Diagram] ウィンドウを右クリックし、IP Settings をクリックします。
- [Settings] ダイアログ ボックスで [Project Settings] → Add Repository ボタン をクリックしてリポジトリを追加します。
を選択し、 - [IP Repositories] ダイアログ ボックスで、次のディレクトリに移動します。
C:\SysGen_Tutorial\Lab5\IPI_Project\ip
-
ip フォルダーが選択された状態で Select をクリックし、新しいリポジトリを作成します。
- OK をクリックして [Add Repository] ダイアログ ボックスを閉じます。
- OK をクリックして [Settings] ダイアログ ボックスを閉じます。
- キャンバスの中央にある Add IP ボタンをクリックします。
- [Search] フィールドに「
zynq
」と入力します。 -
ZYNQ7 Processing
System をダブルクリックして CPU を追加します。
-
Run Block
Automation をクリックします。
- [Apply Board Presets] をオンのままにし、OK をクリックします。これにより、デザインが ZC702 評価ボードで動作するよう自動的に設定されます。
- ブロック図の任意の場所を右クリックし、Add IP をクリックします。
- [Search] フィールドに「
lab5
」と入力します。 -
lab5_1 をダブルクリックし、デザインに IP を追加します。
次に、この IP をデザインに接続します。Vivado IP インテグレーターでは、デザインに AXI インターフェイスが使用されていると、設計アシスタンスが提供されます。
- デザイン キャンバス上部にあるバナーの Run Connection Automation リンクをクリックします。
- OK をクリックし、デフォルト オプション (lab5_1_0/lab5_1_s_axi から processing_system7_0/M_AXI_GP0) を選択して AXI4-Lite インターフェイスを Zynq®-7000 IP SoC に接続します。
- ZYNQ7 Processing System をダブルクリックして IP をカスタマイズします。
- PS-PL Configuration をクリックします。
- [HP Slave AXI Interface] を展開して S AXI HP0 を選択します。
[S AXI HP0 interface] の横にあるチェック ボックスがオンになっていることを確認します。
- OK をクリックして Zynq Processing System にこのポートを追加します。
-
System Generator IP lab5_1 ブロックの AXI4-Stream 入力インターフェイス ポート
s_axis_source
をクリックして押したままにし、マウスをドラッグします。鉛筆形のカーソルが近づくと、有効な接続が緑のチェック マークで示されます。マウスを Zynq Processing System のS_AXI_HP0
ポートにドラッグして接続します。
- [Make Connect] ダイアログ ボックスで OK をクリックします。
- Run Connection Automation をクリックして AXI DMA の AXI4-Lite インターフェイスをプロセッサに接続します。
- デフォルト設定のまま OK をクリックします。
- [Validate Design] ボタンをクリックしてデザインにエラーがないことを確認します。
-
OK をクリックして [Validate Design] メッセージを閉じます。
System Generator からのデザインが IP インテグレーター デザインに組み込まれました。リポジトリの IP は、プロジェクトにリポジトリを追加することによりどの Vivado プロジェクトでも使用できます。
- 次に、デザインをビットストリーム生成まで実行します。
次に、デザインをビットストリーム生成まで実行します。