手順 3: IP インテグレーターでのデザインの作成 - 2020.2 日本語

Vivado Design Suite チュートリアル: System Generator を使用したモデル ベースの DSP デザイン (UG948)

Document ID
UG948
Release Date
2020-12-11
Version
2020.2 日本語
この手順では、System Generator IP を使用してデザインを作成します。
  1. Flow Navigator で Create Block Design をクリックします。

  2. [Create Block Design] ダイアログ ボックスで OK をクリックし、デフォルトの名前を使用します。

    まず、System Generator IP 用の IP リポジトリを作成し、IP をこのリポジトリに追加します。

  3. [Diagram] ウィンドウを右クリックし、IP Settings をクリックします。

  4. [Settings] ダイアログ ボックスで [Project Settings] → IP > Repository を選択し、Add Repository ボタン をクリックしてリポジトリを追加します。

  5. [IP Repositories] ダイアログ ボックスで、次のディレクトリに移動します。
    C:\SysGen_Tutorial\Lab5\IPI_Project\ip
  6. ip フォルダーが選択された状態で Select をクリックし、新しいリポジトリを作成します。

  7. OK をクリックして [Add Repository] ダイアログ ボックスを閉じます。
  8. OK をクリックして [Settings] ダイアログ ボックスを閉じます。
  9. キャンバスの中央にある Add IP ボタンをクリックします。
  10. [Search] フィールドに「zynq」と入力します。
  11. ZYNQ7 Processing System をダブルクリックして CPU を追加します。

  12. Run Block Automation をクリックします。

  13. [Apply Board Presets] をオンのままにし、OK をクリックします。これにより、デザインが ZC702 評価ボードで動作するよう自動的に設定されます。
  14. ブロック図の任意の場所を右クリックし、Add IP をクリックします。

  15. [Search] フィールドに「lab5」と入力します。
  16. lab5_1 をダブルクリックし、デザインに IP を追加します。

    次に、この IP をデザインに接続します。Vivado IP インテグレーターでは、デザインに AXI インターフェイスが使用されていると、設計アシスタンスが提供されます。

  17. デザイン キャンバス上部にあるバナーの Run Connection Automation リンクをクリックします。
  18. OK をクリックし、デフォルト オプション (lab5_1_0/lab5_1_s_axi から processing_system7_0/M_AXI_GP0) を選択して AXI4-Lite インターフェイスを Zynq®-7000 IP SoC に接続します。
  19. ZYNQ7 Processing System をダブルクリックして IP をカスタマイズします。
  20. PS-PL Configuration をクリックします。
  21. [HP Slave AXI Interface] を展開して S AXI HP0 を選択します。

    [S AXI HP0 interface] の横にあるチェック ボックスがオンになっていることを確認します。



  22. OK をクリックして Zynq Processing System にこのポートを追加します。
  23. System Generator IP lab5_1 ブロックの AXI4-Stream 入力インターフェイス ポート s_axis_source をクリックして押したままにし、マウスをドラッグします。鉛筆形のカーソルが近づくと、有効な接続が緑のチェック マークで示されます。マウスを Zynq Processing System の S_AXI_HP0 ポートにドラッグして接続します。

  24. [Make Connect] ダイアログ ボックスで OK をクリックします。
  25. Run Connection Automation をクリックして AXI DMA の AXI4-Lite インターフェイスをプロセッサに接続します。
  26. デフォルト設定のまま OK をクリックします。
  27. [Validate Design] ボタンをクリックしてデザインにエラーがないことを確認します。

  28. OK をクリックして [Validate Design] メッセージを閉じます。

    System Generator からのデザインが IP インテグレーター デザインに組み込まれました。リポジトリの IP は、プロジェクトにリポジトリを追加することによりどの Vivado プロジェクトでも使用できます。

  29. 次に、デザインをビットストリーム生成まで実行します。

次に、デザインをビットストリーム生成まで実行します。